1. Kondisi[Kembali]
Buatlah rangkaian seperti gambar percobaan 1 dengan dengan sumber 3.3V
2. Gambar Rangkaian[Kembali]
3. Video Simulasi[Kembali]
4. Prinsip Kerja[Kembali]
Counter asyncronous merupakan counter yang memiliki output tidak sama atau outputnya berurutan. Hal ini disebabkan karena hanya flip flop pertama yg dikendalikan oleh sinyal clock, sedangkan flip flop berikutnya memiliki input clock dari output flip flop sebelumnya. Dapat dikatakan clock nya dihubungkan secara seri.
Pada percobaan 1 kondisi 11 dapat dilihat, saat flip flop pertama active low, maka outputnya(Q) berlogika 0 dan pada logicprobe yang pertama akan bernilai 0. lalu logika 0 ini juga akan menjadi pemicu atau sebagai logika clock pada flip flop yang kedua. Begitupun seterusnya.
Tidak ada komentar:
Posting Komentar